机译:基于52 Gb / s ADC的PAM-4接收器,具有比较器辅助的2位/级SAR ADC和部分展开的65nm CMOS DFE
机译:基于5位1.8 GS / S ADC的接收器,具有双击低开销嵌入式DFE,在130nm CMOS中
机译:适用于65 nm CMOS中2x基于ADC盲信号的CDR的自适应引擎
机译:用于2x盲,基于2次的35mM CMOS的接收器的5GB / s投机DFE
机译:具有自适应盲DFE的4Gbps CMOS背板接收器。
机译:一个3.0 Gsymbol / S / Lane MIPI C-PHY接收器具有用于移动CMOS图像传感器的自适应电平依赖性均衡器
机译:用于65纳米CmOs的2x基于盲人aDC的CDR的适配引擎